電子回路　ADC

M. ADC / DAC（A/D・D/A 変換）

センサなどのアナログ信号をデジタル化する「ADC」と、 デジタル情報をアナログ信号に戻す「DAC」は、 現代の電子機器の根幹を支える基本ブロックである。

本章では次を扱う：

• 量子化・サンプリングの基礎
• DAC（R-2R / 加算型 DAC）
• ADC（逐次比較・逐次近似・パイプライン）
• ΔΣ（デルタシグマ）A/D 変換のしくみ
• 2次 ΔΣ モジュレータの動作とノイズシェーピング（本章の山場）

M1. サンプリング・量子化

(1) サンプリング（標本化）

標本化定理（ナイキスト定理）： \[ f_s \ge 2 f_{\text{max}} \] これを満たさないと折り返し（エイリアシング）が発生。

(2) 量子化

アナログ値を有限ビットで表すための丸め操作。量子化ステップ： \[ \Delta = \frac{V_{\text{FS}}}{2^N} \] 量子化誤差（量子化雑音）は \[ e_q \in \left[-\frac{\Delta}{2},\,\frac{\Delta}{2}\right] \]

(3) 量子化 SN 比

理想 N-bit ADC の SNR： \[ SNR \approx 6.02N + 1.76\ \mathrm{dB} \]

M2. DAC（D/A 変換）

(1) 重み付き抵抗 DAC（加算型）

MSB に大きな電流が流れる構成で、設計が難しい（精密抵抗必要）。

(2) R-2R ラダー型 DAC

抵抗値は R と 2R のみでよい。実装しやすい。 \[ V_o = \left(\frac{b_{N-1}}{2} + \frac{b_{N-2}}{4} + \cdots + \frac{b_0}{2^N}\right) V_{\text{ref}} \]

(3) 電流ステアリング DAC（高速用）

高速 DAC（RF, 通信）で多用される構成。

M3. ADC の種類

(1) フラッシュ ADC（高速）

comparator を \(2^N - 1\) 個並べる方式。非常に高速だが回路規模が巨大。

(2) SAR（逐次近似）ADC

現代マイコンの標準方式。 \[ N\text{回の比較で N-bit を決定} \] 低消費電力・中高速。

(3) パイプライン ADC

各段で部分的にデジタル化し、後段に誤差補償を任せる。 高速（数十～数百 MHz サンプル）で通信用途に多い。

(4) ΔΣ（デルタシグマ）ADC（高精度）

低周波の高分解能測定に最適（ロードセル、温度計、オーディオ ADC など）。

M4. ΔΣ（デルタシグマ）変調の基礎

(1) しくみの概念

ΔΣ変調は、

• アナログ信号を 1bit で 何度もオーバーサンプリングし
• 量子化雑音を高周波域へ追い出す（ノイズシェーピング）
• デジタル LPF で帯域を制限して高精度にする

(2) 1bit 量子化でも高精度になる理由

オーバーサンプリング比（OSR）を上げると \[ SNR \propto OSR^{2L+1} \] （L = モジュレータ次数）

これは SAR や flash では得られない大きな利点。

M5. 1次 ΔΣ モジュレータ

(1) ブロック図

• 差動器（Δ）
• 積分器（Σ）
• 1bit 量子化器（コンパレータ）
• 1bit DAC（±1）

(2) 雑音伝達関数（NTF）

量子化雑音 \(e[n]\) に対する NTF は \[ NTF(z) = 1 - z^{-1} \] これは高域通過特性となる：

• 量子化雑音 → 高周波へ押し上げられる（ノイズシェーピング）
• 低周波帯域では雑音が大きく減る

M6. 2次 ΔΣ モジュレータ（二段積分型）

(1) ブロック構成

1次 ΔΣ の積分器をもう 1 段追加した構成。
2つの積分器を直列に入れることで、雑音シェーピングが二乗になる。

(2) 量子化雑音伝達関数（NTF）

2 次 ΔΣ の NTF は \[ NTF(z) = (1 - z^{-1})^2 \] 展開すると \[ NTF(z) = 1 - 2z^{-1} + z^{-2} \]

(3) 周波数領域の雑音特性

ロー周波数で雑音密度は \[ |NTF(e^{j\omega})|^2 \approx \omega^4 \] となり、雑音が劇的に小さくなる。

つまり、1次の ΔΣ より 20 dB/dec 分だけ雑音がさらに減る。

(4) 2次 ΔΣ の SNR と OSR の関係

一般に L 次 ΔΣ の場合 \[ SNR \propto OSR^{2L+1} \] L = 2 を代入すると \[ SNR \propto OSR^{5} \] OSR を 2 倍にすると SNR が約 15 dB 改善する。

(5) 2次 ΔΣ の注意点：安定性

2次以上の ΔΣ モジュレータは、 帯域外雑音が巨大になるため「ループが不安定化」する可能性がある。

そのため、実用 ADC では：

• フィードバック係数の最適化
• 量子化器の飽和防止
• DAC の非線形性対策

が必要になる。

M7. ΔΣ ADC 後段のデジタルフィルタ

ΔΣ モジュレータの 1bit 出力はノイズだらけなので、 以下のフィルタで帯域を絞って高精度化する：

• CIC フィルタ（ハードウェア簡素／高 OSR 用）
• FIR フィルタ（周波数特性を自由に設計可能）

結果として、高精度 ADC（20〜24 bit クラス）が実現される。

M8. ΔΣ・SAR・Pipeline の使い分け

参考URL

🔝電子回路　目次に戻る